

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 09-191276

(43)Date of publication of application : 22.07.1997

(51)Int.Cl.

H04B 1/707
H03M 13/22
H04Q 7/38
// H04B 1/40

(21)Application number : 08-298414

(71)Applicant : N T T IDO TSUSHINMO KK

(22)Date of filing : 11.11.1996

(72)Inventor : ADACHI FUMIYUKI

(30)Priority


Priority number : 07291475 Priority date : 09.11.1995 Priority country : JP

(54) TRANSMITTER-RECEIVER FOR MOBILE COMMUNICATION SYSTEM

(57)Abstract:

PROBLEM TO BE SOLVED: To allow the transmitter-receiver to attain both frequency division full duplex (FDD) and time division full duplex (TDD).

SOLUTION: In the case of the FDD mode, data in an interleave memory 3A being a component of an interleaver 3 are read at a predetermined read speed VR ($=VN$, VN is a normal speed). In the case of the TDD mode, the transmission frequency is set equal to the reception frequency and a read speed VR, from the interleave memory 3A and a write speed VW to a de-interleave memory 11A are selected to be $VR = VW > 2VN$. However, a travelling speed VT, between columns is the same for the FDD and the TDD modes. As a result, in the case of the TDD mode, an idle time is produced between columns and reception or transmission is made for the idle time. Other operations in the TDD mode are similar to those in the FDD mode.



LEGAL STATUS

[Date of request for examination]

02.02.1998

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

2910990

[Date of registration]

09.04.1999

[Number of appeal against examiner's decision
of rejection]

[Date of requesting appeal against examiner's
decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平9-191276

(43) 公開日 平成9年(1997)7月22日

(51) Int.Cl. ⁸	識別記号	序内整理番号	F I	技術表示箇所
H 0 4 B	1/707		H 0 4 J 13/00	D
H 0 3 M	13/22		H 0 3 M 13/22	
H 0 4 Q	7/38		H 0 4 B 1/40	
// H 0 4 B	1/40		7/26	1 0 9 N

審査請求 未請求 請求項の数10 O L (全 9 頁)

(21) 出願番号 特願平8-298414

(22) 出願日 平成8年(1996)11月11日

(31) 優先権主張番号 特願平7-291475

(32) 優先日 平7(1995)11月9日

(33) 優先権主張国 日本 (J P)

(71) 出願人 392026693

エヌ・ティ・ティ移動通信網株式会社

東京都港区虎ノ門二丁目10番1号

(72) 発明者 安達 文幸

東京都港区虎ノ門二丁目10番1号 エヌ・

ティ・ティ移動通信網株式会社


(74) 代理人 弁理士 谷 義一 (外1名)

(54) 【発明の名称】 移動通信システム用送受信機

(57) 【要約】

【課題】 CDMA移動通信システムにおいて、周波数分割全二重 (FDD) と時間分割全二重 (TDD) の双方を1台で実現した送受信機。

【解決手段】 FDDモードの場合は、予め定めた読み出し速度 $V_R = V_N$ (V_N 通常速度) でインタリーブ (3) を構成するインタリーブ・メモリ (3A) 内のデータを読み出す。TDDモードの場合は、送信周波数を受信周波数と同じに設定するとともに、インタリーブ・メモリ (3A) の読み出し速度 V_R およびデインタリーブ・メモリ (11A) への書き込み速度 V_W を、 $V_R = V_W > 2V_N$ とする。ただし、列から列への移行速度 V_T は、FDDモードもTDDモードも同一とする。この結果、TDDモードにおいては、列から列への移行の間に空き時間が生じ、この空き時間に受信または送信を行うことができる。TDDモードの他の動作は、FDDモードと同様である。



【特許請求の範囲】

【請求項1】 CDMA (Code Division Multiple Access) 移動通信システム用送受信機において、

送信部は、

送信データをフレーム毎にインタリーブするインタリーバと、

該インタリーバ内に設けられ、行および列単位で書き込みおよび読み出し可能なインタリーブ・メモリと、
インタリーブされた送信データを狭帯域変調信号にデータ変調する変調手段と、

該狭帯域変調信号を、拡散系列を用いて、広帯域変調信号に拡散変調する拡散変調手段とを具備し、

前記インタリーバは、前記インタリーブ・メモリに前記送信データを、行毎に書き込み、列毎に読み出すことにより、前記インタリーブを実行し、

受信部は、

前記広帯域変調信号を狭帯域変調信号へ変換する逆拡散手段と、

前記狭帯域信号を復調して復調データを出力する復調手段と、

前記復調データを前記フレーム毎にデインタリーブして、前記送信データを再生するデインタリーバと、

前記デインタリーバ内に設けられ、行および列単位で書き込みおよび読み出し可能なデインタリーブ・メモリとを具備し、

前記デインタリーバは、前記デインタリーブ・メモリに前記復調データを列に書き込み、行毎に読み出すことにより、前記デインタリーブを実行し、

前記送受信機は、

前記インタリーブ・メモリからデータを読み出し、前記デインタリーブ・メモリへデータを書き込む場合に、列から列への移行速度(列/秒)をあらかじめ決められた一定速度 V_T に制御する一方、各列内のデータの読み出し速度 V_R および書き込み速度 V_W (ビット/秒)を可変制御する制御手段を具備することを特徴とする移動通信システム用送受信機。

【請求項2】 請求項1に記載の移動通信システム用送受信機において、前記制御手段は、前記インタリーブ・メモリの各列データの読み出し速度 V_R および前記デインタリーブ・メモリの各列データの書き込み速度 V_W (ビット/秒)を、

FDDモードのときには、 $V_R = V_W = V_T \cdot M_s$ 、ただし、 M_s は各列のビット数とし、

TDDモードのときには、 $V_R > 2 V_T \cdot M_s$ および $V_W > 2 V_T \cdot M_s$ とし、列の最後のビットを読み出した後、次の列の読み出し開始時間までに、前記送受信機を送信モードから受信モードに切り替えることを特徴とする移動通信システム用送受信機。

【請求項3】 請求項1又は2に記載の移動通信システム用送受信機において、前記インタリーバは、前記イン

タリーバ・メモリの最初に、パイロット・シンボルを書き込むことを特徴とする移動通信システム用送受信機。

【請求項4】 請求項1ないし3のいずれかに記載の移動通信システム用送受信機は、さらに、前記拡散変調手段の出力側に接続され、前記送信データ中の重要データの送信電力を増加する送信電力制御手段を具備することを特徴とする移動通信システム用送受信機。

【請求項5】 請求項4に記載の移動通信システム用送受信機において、前記重要データは、前記パイロット・シンボルおよび制御データであることを特徴とする移動通信システム用送受信機。

【請求項6】 CDMA (Code Division Multiple Access) 移動通信システム用送受信機において、

送信部は、

送信データをフレーム毎にインタリーブするインタリーバと、

該インタリーバ内に設けられ、列および行単位で書き込みおよび読み出し可能なインタリーブ・メモリと、

インタリーブされた送信データを狭帯域変調信号にデータ変調する変調手段と、

該狭帯域変調信号を、拡散系列を用いて、広帯域変調信号に拡散変調する拡散変調手段とを具備し、

前記インタリーバは、前記インタリーブ・メモリに前記送信データを、列毎に書き込み、行毎に読み出すことにより、前記インタリーブを実行し、

受信部は、

前記広帯域変調信号を狭帯域変調信号へ変換する逆拡散手段と、

前記狭帯域信号を復調して復調データを出力する復調手段と、

前記復調データを前記フレーム毎にデインタリーブして、前記送信データを再生するデインタリーバと、

前記デインタリーバ内に設けられ、列および行単位で書き込みおよび読み出し可能なデインタリーブ・メモリとを具備し、

前記デインタリーバは、前記デインタリーブ・メモリに前記復調データを行毎に書き込み、列毎に読み出すことにより、前記デインタリーブを実行し、

前記送受信機は、

前記インタリーブ・メモリからデータを読み出し、前記デインタリーブ・メモリへデータを書き込む場合に、行から行への移行速度(行/秒)をあらかじめ決められた一定速度 V_T に制御する一方、各行内のデータの読み出し速度 V_R および書き込み速度 V_W (ビット/秒)を可変制御する制御手段を具備することを特徴とする移動通信システム用送受信機。

【請求項7】 請求項1に記載の移動通信システム用送受信機において、前記制御手段は、前記インタリーブ・メモリの各行データの読み出し速度 V_R および前記デインタリーブ・メモリの各行データの書き込み速度 V_W

W (ビット/秒) を、
 FDDモードのときには、 $V_R = V_W = V_T \cdot M_S$ 、ただし、 M_S は各行のビット数とし、
 TDDモードのときには、 $V_R > 2 V_T \cdot M_S$ および $V_W > 2 V_T \cdot M_S$ とし、行の最後のビットを読み出した後、次の行の読み出し開始時間までに、前記送受信機を送信モードから受信モードに切り替えることを特徴とする移動通信システム用送受信機。

【請求項8】 請求項6又は7に記載の移動通信システム用送受信機において、前記インタリーブは、前記インタリーブ・メモリの最初に、パイロット・シンボルを書き込むことを特徴とする移動通信システム用送受信機。

【請求項9】 請求項6ないし8のいずれかに記載の移動通信システム用送受信機は、さらに、前記拡散変調手段の出力側に接続され、前記送信データ中の重要データの送信電力を増加する送信電力制御手段を具備することを特徴とする移動通信システム用送受信機。

【請求項10】 請求項9に記載の移動通信システム用送受信機において、前記重要データは、前記パイロット・シンボルおよび制御データであることを特徴とする移動通信システム用送受信機。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】 本発明は、符号分割多元接続 (CDMA: Code Division Multiple Access) 移動通信システムに係り、特に、周波数分割全二重 (Frequency Division Duplex: FDD) と、時間分割全二重 (Time Division Duplex: TDD) との双方を1台で実現した移動通信システム用送受信機に関するものである。

【0002】

【従来の技術】 ほとんどの公衆移動通信では、双方向通信をFDDによって実現している。この場合、上りチャネル (移動局→基地局) と下りチャネル (基地局→移動局) とを分別するため、上りと下りとで異なるキャリア周波数を用いている。例えば、800MHz帯を利用するPDC (Personal Digital Cellular) では、キャリア周波数を130MHzだけ離している (“デジタル方式自動車電話システム” 標準規格、RCR STD-27、財団法人電波システム開発センタ 参照)。

【0003】 一方、もうひとつの双方向通信方法にTDDがある。これは、上りと下りで同一キャリア周波数を用い、上り下りチャネルの分別を時間領域で行う。すなわち、同一周波数を上りチャネルと下りチャネルで交互に用いるのである。この例にPHS (Personal Handyphone System) がある (“第2世代コードレス電話システム” 標準規格、RCR STD-28、財団法人電波システム開発センタ 参照)。

【0004】

【発明が解決しようとする課題】 本発明の目的は、CDMA移動通信において、周波数分割全二重 (FDD) と

時間分割全二重 (TDD) の双方を、1台で実現した移動通信システム用送受信機を提供することにある。

【0005】

【課題を解決するための手段】 上記目的を達成するために、本発明は、CDMA (Code Division Multiple Access) 移動通信システム用送受信機において、送信部は、送信データをフレーム毎にインタリーブするインタリーブと、該インタリーブ内に設けられ、行および列単位で書き込みおよび読み出し可能なインタリーブ・メモリと、インタリーブされた送信データを狭帯域変調信号にデータ変調する変調手段と、該狭帯域変調信号を、拡散系列を用いて、広帯域変調信号に拡散変調する拡散変調手段とを具備し、前記インタリーブは、前記インタリーブ・メモリに前記送信データを、行毎に書き込み、列毎に読み出すことにより、前記インタリーブを実行し、受信部は、前記広帯域変調信号を狭帯域変調信号へ変換する逆拡散手段と、前記狭帯域信号を復調して復調データ outputs する復調手段と、前記復調データを前記フレーム毎にデインタリーブして、前記送信データを再生するデインタリーブと、前記デインタリーブ内に設けられ、行および列単位で書き込みおよび読み出し可能なデインタリーブ・メモリとを具備し、前記デインタリーブは、前記デインタリーブ・メモリに前記復調データを列毎に書き込み、行毎に読み出すことにより、前記デインタリーブを実行し、前記送受信機は、前記インタリーブ・メモリからデータを読み出し、前記デインタリーブ・メモリへデータを書き込む場合に、列から列への移行速度 (列/秒) をあらかじめ決められた一定速度 V_T に制御する一方、各列内のデータの読み出し速度 V_R および書き込み速度 V_W (ビット/秒) を可変制御する制御手段を具備することを特徴とする。

【0006】 また、前記制御手段は、前記インタリーブ・メモリの各列データの読み出し速度 V_R および前記デインタリーブ・メモリの各列データの書き込み速度 V_W (ビット/秒) を、FDDモードのときには、 $V_R = V_W = V_T \cdot M_S$ 、ただし、 M_S は各列のビット数とし、TDDモードのときには、 $V_R > 2 V_T \cdot M_S$ および $V_W > 2 V_T \cdot M_S$ とし、列の最後のビットを読み出した後、次の列の読み出し開始時間までに、前記送受信機を送信モードから受信モードに切り替えることができる。

【0007】 その上、前記インタリーブは、前記インタリーブ・メモリの最初に、パイロット・シンボルを書き込むこともできる。

【0008】 さらに、前記拡散変調手段の出力側に接続され、前記送信データ中の重要データの送信電力を増加する送信電力制御手段を具備してもよい。

【0009】 前記重要データは、前記パイロット・シンボルおよび制御データであってもよい。

【0010】 上記の構成で、行と列を入れ替えてもよい。

【0011】本発明によれば、簡単な構成で、CDMA移動通信において、インタリーバおよびデインタリーバの読み出しおよび書き込み速度の単純な制御のみで、周波数分割全二重(FDD)と時間分割全二重(TDD)の双方を1台で実現できる。

【0012】また、インタリーバ・メモリの最初にパイロット・シンボルを書き込むと、後でパイロット・シンボルを挿入する必要がない。

【0013】その上、重要なデータに対して送信電力を増やしているの、重要なデータは確実に受信される。

【0014】

【発明の実施の形態】以下、図面を参照して、本発明の実施形態を説明する。

【0015】まず、本発明において用いているCDMA移動通信システムの伝送方法を説明する。

【0016】図1(A)は、通常の移動通信におけるフレーム構成を示している。送信すべきユーザデータ系列は、予め定めた時間長のフレームに分割される。次に、各フレームの先頭部に制御データを付加するとともに、各フレームの最後部に各フレーム毎のユーザデータの検査符号(例えばCRC符号)を付加して、1フレーム分のデータを作成する。図1(A)において、フレームデータに空きがあるのは、制御データ、ユーザデータおよび検査符号を合わせた合計伝送レートが、最大可能なレートより低いときである。

【0017】1フレームデータを図3のようにインタリーブし、図1(B)の無線チャネルフレームにマッピングする。フレームには、既知のパイロット・シンボルを周期的に挿入されている。このパイロット・シンボルを用いて、受信側で同期検波する。この方法は例えば、三瓶、"陸上移動通信用16QAMのフェージングひずみ補償方式"、信学論(B-II)、vol. J-72-B-II、pp. 7-15、1989年1月に開示されている。または、その英語版であるS. Sampei, "Fading Compensation for 16QAM in Land Mobile Communications", The Transactions of the Institute of Electronics, Information and Communication Engineers of Japan B-II, Vol. J72-B-II pp. 7-15, January 1989, and S. Sampei, et al. "Rayleigh Fading Compensation for QAM in Land Mobile Radio Communications", IEEE Transactions on Vehicular Technology, VOL. 42, No. 2, MAY 1993を参照。

【0018】図1(B)において、パイロット・シンボルで囲まれた区間をスロットと呼ぶ。1フレームが N_s 個のスロットで構成され、1スロットが M_s ビットで構成されているとすると、1フレームは、 $N_s * M_s$ ビットで構成される。

【0019】このように構成されたシンボル系列を1次変調し、変調シンボルレートの整数倍(数十から数百倍)のチップレートの拡散符号系列で2次変調して、送

信している。

【0020】既知のパイロット・シンボルを周期的に挿入して送信した場合、受信側は、このパイロット・シンボルを用いて、スロット内の各データ位置における伝送路の状態を推定し、同期検波用の参照信号として用いている(上に示したS. Sampeiの論文等を参照)。

【0021】一方、送信側は、送信データを組み替えるためのインタリーバを備えている。

【0022】図2は、このインタリーバが使用するインタリーブ・メモリ3Aを示す概念図であり、1フレーム分の構成を示している。このメモリの行のビット数(列数)は、1フレームを構成するスロットの数 N_s であり、列のビット数(行数)は、1スロットを構成する最大ビット数 M_s と等しい。このインタリーブ・メモリにおいて、1フレーム分の送信データを書き込むときは、横方向に1ビットずつ書き込み、読み出すときは、縦方向に読み出す。

【0023】図3は、インタリーブ・メモリ3Aにデータが書き込まれた様子を示す。図3に示すように、このインタリーブ・メモリ3Aには、誤り検出訂正のための検査符号(CRC)を含む、1フレーム分のデータが書き込まれる。この様に書き込まれたインタリーブ・メモリ3Aから、縦方向に(列毎に)読み出して、順番にスロットにマッピングする。すると、列番号(1~ N_s)が、図1(B)のスロット番号に対応することになる。このように、インタリーブ・メモリから読み出すと、各スロットは、図1(C)に示すようになる。図1(C)の空きは、図1(A)および図3において、1フレームのデータに空きがあることに対応している。

【0024】以上が、送信側のデータを作成するための構成である。一方、受信側も、デインタリーバを用意して、インタリーブされて送られてきたデータを、元の配置に再度組み立てている。デインタリーバも、図2と同様の構成のデインタリーブ・メモリを備えており、その動作は、インタリーブの場合と、書き込みと読み出しの方向が逆である。すなわち、受信側では、列方向に書き込み、横の行方向に読み出して、元のデータを得ている。

【0025】このようにして送信することにより、移動局側の電力の節減が可能になる。図4は、この様子を示している。重要なデータであるパイロット・シンボルと、その付近の制御データは、大きいパワーで送信される。そして、空き部分は送信しない。この伝送方式は、本出願人が先に出願した特願平7-35702号(PC T/J P 96/00419)「伝送方法およびそれに用いる送信装置、受信装置」に開示されている。

【0026】このような伝送システムにおいて、周波数分割全二重(FDD)と時間分割全二重の双方を1台で実現した、本発明による移動通信システム用送受信機の実施形態を説明する。

【0027】まず、図5を参照して、周波数分割全二重（FDD）と時間分割全二重（TDD）について説明する。図5は、FDDとTDDの、1つの周波数に対する送信の様子を示す概念図で、図5（A）は、FDDモードにおける送信データを示し、図5（B）は、TDDモードにおける送信データを示している。

【0028】まず、図5（A）は、送受信機の送信部が、割り当てられた周波数を占有して送信している様子を示している。なお、この送受信機の受信部は、別の周波数を用いてデータを受信している。

【0029】一方、図5（B）は、同じ周波数を用いて、送信と受信とを時間によって切り換えている様子を示している。この場合、パイロット・シンボルを付与することから、1スロット毎に送信と受信とを切り換えることが望ましい。

【0030】図6は、このようなFDDとTDDとを、1台の無線機で実現した送受信機の構成を示す。図6において、フレーム化部1は、送信データを1フレームごとにまとめる。誤り訂正符号器2は、1フレーム毎にまとめられたデータを誤り訂正符号化する。インタリープ3は、図2に示したインタリープ・メモリ3Aを有しており、1フレームのデータを1スロット毎のデータに組み立てる。このインタリープ・メモリ3Aの読み出しにおいて、列から列への移行速度 V_T （列/秒）は一定であるが、各列内データ（ M_S ビット/列）を読み出す読み出し速度 V_R （ビット/秒）は、FDDとTDDのモードによって切り換えることができる。これについては、後でさらに詳しく説明する。

【0031】データ変調器4は、インタリープ・メモリ3Aから読み出したデータを1次変調する。拡散変調器5は、データ変調器4の出力を、狭帯域変調信号から広帯域信号へ2次変調し、拡散信号を出力する。周波数変換器6は、この拡散信号をキャリア周波数に変換し、送信信号を出力する。このキャリアは、キャリア周波数発生器9から周波数変換器6に供給される。こうして作られた送信信号は、送受信分波器7およびアンテナ15を介して、空中に無線送信される。

【0032】なお、図4に示すような送信電力を制御する必要がある場合は、周波数変換器6と送受信分波器7との間に、送信電力制御回路17を挿入して、送信電力を制御する。この場合、図4に示すパイロットシンボル、制御データ、および準重要ユーザデータの各データ長は予め定められており、各データ長に応じて、送信電力が制御される。

【0033】次に、受信部の構成を説明する。アンテナ15および送受信分波器7を介して受信された受信信号は、周波数変換器14に供給される。この受信信号は、周波数変換器14において、キャリア周波数発生器9からの信号によって、周波数変換される。周波数変換された信号は、逆拡散復調器13によって、拡散広帯域信号

から狭帯域変調信号へ変換された後、データ復調器12によって元のデータ信号に戻される。

【0034】ビット・デインタリープ11は、デインタリープ・メモリ11Aを用いて、元のデータフレームを復元する。このデインタリープ・メモリ11Aへの書き込みは、列から列への移行速度 V_T は一定とし、各列内データの書き込み速度 V_W （ビット/秒）は、FDDおよびTDDの各モードによって切り換えて、実行される。誤り訂正復号器10は、デインタリープ11から出力された各フレームを、フレーム単位に誤り訂正して、受信データとして出力する。

【0035】これらの送信部および受信部は、主制御部20および副制御部21によって制御される。

【0036】図7は、副制御部21の構成を示すブロック図である。図において、リードクロック発生器22は、インタリープ3のメモリ3Aとデインタリープ11のメモリ11Aの読み出しクロックを発生する。一方、ライトクロック発生器23は、メモリ3Aおよび11Aの書き込みクロックを発生する。これらのクロックの周波数は、TDDモードにおいて、メモリ3Aの読み出し速度 V_R とメモリ11Aの書き込み速度 V_W が、ともに通常速度 $V_N = M_S * V_T$ （ビット/秒）の2倍より大きくするように、クロック制御部24によって制御される。ここで、 M_S はメモリ3Aおよび11Aの1列のデータビット数（ビット/列）であり、 V_T は列から列への移行速度（列/秒：一定）である。このように、メモリ3Aの読み出し速度 V_R と、メモリ11Aの書き込み速度 V_W を、通常速度の2倍より大きくするのは、インタリープ3の出力に、空き時間を発生させるためである。例えば、 $V_R = 2.5 V_N$ のとき、1スロット内に0.6スロット分の空き時間が発生する。この空き時間に、送信と受信とを切り換えることができる。

【0037】さらに説明する。副制御部21のクロック制御部24は、FDDモードにおいては、メモリ3Aの読み出し速度 V_R とメモリ11Aの書き込み速度 V_W とが、ともに通常速度 V_N になるような周波数のクロックを発生するように、クロック発生器22および23を制御する。一方、TDDモードにおいては、メモリ3Aの読み出し期間には、読み出し速度 V_R が通常速度の2倍より大きい値、例えば $2.5 V_N$ となり、メモリ11Aの書き込み期間には、書き込み速度 V_W が通常速度の2倍より大きい値、例えば $2.5 V_N$ となるような周波数のクロックを発生するように、クロック発生器22および23を制御する。なお、メモリ3Aへの書き込み速度およびメモリ11Aからの読み出しは、FDDおよびTDDのいずれのモードにおいても通常速度 V_N で行われる。

【0038】キャリア周波数制御部25は、主制御部20の指示に応じて、キャリア周波数発生器9が発生するキャリアの周波数を制御する。すなわち、FDDモード

においては、送信キャリア周波数 f_T と送信キャリア周波数 f_R とが所定の異なる周波数となるように、キャリア周波数発生器9を制御する一方、TDDにモードにおいては、送信キャリア周波数 f_T と受信キャリア周波数 f_R とが、同一周波数となるように、キャリア周波数発生器9を制御する。

【0039】このような構成において、FDDとTDDとを1台の送受信機で実現するための、本実施例の動作を説明する。

【0040】送信すべきデータ系列は、フレーム化部1に供給される。フレーム化部1は、この送信データ系列をあらかじめ定めた1フレーム時間(T_f)毎のデータに分割し、フレームを構成する。誤り訂正符号器2は、各フレーム毎に、そのフレーム内の送信データを誤り訂正符号化し、インタリーブ部3に供給する。インタリーブ部3は、送信データを、通常速度 V_N で、 M_S 行 \times N_S 列のインタリーブ・メモリ3Aに、行毎(横方向)に書き込む。このとき、最初の行にパイロット・シンボルを書き込めば、後でパイロット・シンボルを付加する必要がない。インタリーブ部3は、1フレーム分の送信データを書き込んだ後、書き込まれた送信データを、今度は、列(縦方向)毎に読み出す。以下、FDDモードとTDDモードとに分けて、動作説明する。

【0041】(1) FDDモードの動作

FDDモードの場合、送信部のインタリーブ部3は、リードクロック発生器22から供給されたクロック信号によって、通常速度 V_N (= $M_S \cdot V_T$)ビット/秒で、インタリーブ・メモリ3A内の送信データを列毎に読み出す。すなわち、FDDモードの場合、メモリ3Aの読み出し速度は、 $V_R = V_N$ である。メモリ3Aの各列が1スロットを構成するので、1スロットは M_S ビットで構成される(パイロット・シンボルを含む)。

【0042】インタリーブ部3で作成された送信データ系列は、データ変調器4でデータ変調され、拡散変調器5で拡散変調される。そして、周波数変調器6で指定された送信周波数 f_T に変換された後、送信される。この送受信機は、送受信分波器7を備えており、ここで送信と受信の周波数成分を分別する。

【0043】一方、受信部の周波数変換器14は、指定された周波数 f_R で受信波を周波数変換する。周波数変換された受信信号は、逆拡散復調器13で逆拡散復調され、データ復調器12でデータ復調される。復調されたデータは、デインタリーブ部11に供給される。デインタリーブ部11は、ライトクロック発生器23から供給されたクロック信号によって、この復調データを、書き込み速度 $V_W = V_N$ (通常速度)で、列(縦方向)毎にデインタリーブ・メモリ11Aに書き込む。書き込まれたデータは、通常速度 V_N で、行(横方向)毎に読み出される。

【0044】すなわち、FDDモードにおいては、イン

タリーブ・メモリ3Aの読み出し速度とデインタリーブ・メモリ11Aの書き込み速度とは、ともに通常速度 V_N であるが、デインタリーブ・メモリ11Aの書き込み方向と読み出し方向は、インタリーブ・メモリ3Aの場合と逆になっている。また、デインタリーブ・メモリ11A内のパイロット・シンボルの部分は空きになっている。この2点が、デインタリーブ部11とインタリーブ部3とが異なる点である。デインタリーブ部11から出力されたデータは、誤り訂正復号器10で誤り訂正復号され、元のデータが得られる。

【0045】(2) TDDモードの動作

TDDモードの場合、副制御回路21のキャリア周波数制御部25は、送信周波数 f_T と受信周波数 f_R とを同一($f_T = f_R$)に設定する。それとともに、インタリーブ・メモリ3Aの読み出し速度 V_R を $V_R > 2V_N$ とし、デインタリーブ・メモリ11Aの書き込み速度 V_W は、 $V_W > 2V_N$ とする。例えば、インタリーブメモリ3Aの $V_R =$ デインタリーブメモリ11Aの $V_W = 2.5V_N$ とし、1スロット内に0.6スロット分の空き時間をつくる。この空き時間に、送信と受信とを切り換えることができる。その他の動作は、FDDモードの場合と同様である。

【0046】なお、拡散変調はデータ変調後の信号を、送信データのビットレートより高速レートの拡散系列で変調するが、TDDモードのときの拡散系列速度(チップレート)を、FDDモードのときのそれと同じにしてもよいし、FDDモードの読み出し速度等とおなじ倍率の速度としてもよい。

【0047】

【発明の効果】上記の説明のように、本発明によれば、簡単な構成で、CDMA移動通信において、インタリーブおよびデインタリーブの読み出しおよび書き込み速度の単純な制御のみで、周波数分割全二重(FDD)と時間分割全二重(TDD)の双方を1台で実現できる。

【0048】また、インタリーブ・メモリの最初にパイロット・シンボルを書き込むと、後でパイロット・シンボルを挿入する必要がない。

【0049】その上、重要なデータに対して送信電力を増やしているため、重要なデータは確実に受信される。

【図面の簡単な説明】

【図1】本発明による移動通信システム用送受信機の実施形態に使用する伝送方法を説明する概念図であり、

(A)は、送信データフレームの構成を示し、(B)は、パターン既知のパイロット・シンボルを、周期的に挿入して得られた無線チャネルフレームの構成を示し、(C)は、無線チャネルスロットの構成を示す。

【図2】同実施形態のインタリーブ・メモリ3Aの構成を示す概念図である。

【図3】同メモリ3Aにデータを格納した状態を示す概念図である。

【図4】同実施形態における送信電力制御の一例を示す概念図である。

【図5】FDDおよびTDDを説明する概念図であり、(A)はFDDモードを示し、(B)はTDDモードを示す。

【図6】本発明による移动通信システム用送受信機の実施形態を示すブロック図である。


【図7】同実施形態の副制御回路の構成を示すブロック図である。

【符号の説明】


- 1 フレーム化部
- 2 誤り訂正符号器
- 3 インタリープ
- 3 A インタリープ・メモリ
- 4 データ変調器
- 5 拡散変調器

- 6 周波数変換器
- 7 送受信分波器
- 10 誤り訂正復号器
- 11 ビット・デインタリープ
- 11 A デインタリープ・メモリ
- 12 データ復調器
- 13 逆拡散復調器
- 14 周波数変換器
- 15 アンテナ
- 20 主制御部
- 21 副制御部
- 22 リードクロック発生器
- 23 ライトクロック発生器
- 24 クロック制御部
- 25 キャリア周波数制御部


【図1】




【図4】




【図2】




【図3】



【図5】



【図7】



【図6】

